前言

每一顆半導體元件的製造，都始於一片近乎完美的晶圓。然而，在整個製造過程中，晶圓會經歷數十道製程，包括薄膜沉積、氧化、離子佈植、退火、拋光以及封裝等。雖然每一道製程的主要目的都是改變元件的電性特性，但同時也會改變一項較不易察覺的特性——晶圓的機械狀態。

每增加一層薄膜，都會在晶圓內引入內部機械力，進而使晶圓的形狀產生些微變化。這些變化通常僅有數微米，分布於 200 mm 或 300 mm 的基板上，看似微不足道。然而，隨著半導體元件持續微縮，以及製造公差要求日益嚴格，即使是微小的晶圓幾何形狀變化，也可能影響微影精度、製程重複性、封裝可靠度，並最終影響製造良率。

多年來，晶圓應力主要被視為研究或失效分析領域所關注的議題。如今，它已成為重要的生產製程指標。先進半導體製造商越來越頻繁地在製造過程中監控晶圓幾何特性，以辨識設備漂移、最佳化沉積配方、驗證新材料，以及提升長期製程穩定性。應力量測不再只是單純的品質檢驗工具，而已逐漸成為現代製程控制的重要環節。

非接觸式量測技術的進步，使這項轉變成為可能。現代量測系統能夠快速對整片晶圓表面進行特性分析，並提供極高的量測重複性，讓工程師能夠全面掌握晶圓幾何形狀，而不再僅依賴少數幾個量測位置。當這些量測結果進一步結合圖形化視覺呈現與定量應力分析後，便能為工程師深入了解製程本身的機械行為提供重要資訊。

本文將介紹晶圓應力的基本原理，探討機械力如何影響半導體製造，並進一步說明全晶圓量測技術如何支援製程最佳化、良率提升與生產一致性，協助現今先進晶圓製造環境實現更穩定且可控的製程。

半導體製造中的隱藏變因

現代半導體製造通常以電性效能、特徵尺寸與製程精度來描述。業界討論的焦點往往集中於電晶體密度、以奈米為單位的線寬、關鍵尺寸（Critical Dimension, CD），以及日益複雜的元件架構。雖然這些參數決定了積體電路的功能與效能，但它們僅涵蓋半導體製造挑戰的一部分。

每一種沉積材料都具有其自身的機械特性。隨著製造過程中薄膜逐層累積，這些薄膜會引入內部機械力，持續改變晶圓的實際形狀。由於這些變化通常是逐步發生的，而且往往無法直接以肉眼觀察，因此很容易被忽略，直到開始對後續製程造成影響時才被發現。

一片在沉積製程完成後看似完全正常的晶圓，可能已經產生足以影響數道製程之後微影對焦的曲率。基板表面些微的不均勻性，也可能造成疊對誤差（overlay error）、化學機械平坦化（Chemical Mechanical Planarization, CMP）過程中的拋光不均，或增加晶圓鍵合與先進封裝製程的難度。在其他情況下，過大的薄膜應力可能導致薄膜龜裂、剝離、晶粒破裂，甚至在原始製程完成很久之後才出現封裝翹曲等問題。

隨著元件複雜度不斷提高，製程對這些機械變異的容許度也持續降低。三維元件結構、先進記憶體技術、異質整合、碳化矽（SiC）、氮化鎵（GaN）、微機電系統（MEMS）、積體光子技術，以及以 Chiplet 為基礎的封裝技術，都仰賴製造過程中對晶圓幾何形狀進行高度精確的控制。如今，機械穩定性的重要性已與電性效能不相上下。

了解應力如何形成，以及應力如何隨著製造流程的進行而發生變化，是半導體製程工程不可或缺的一環。其目的並不只是量測晶圓，而是要深入了解整個製造製程的機械狀態。

 

了解薄膜應力

在半導體製造過程中，每一層沉積的薄膜都會對下方的基板引入一定程度的機械應力。無論沉積的目的，是形成絕緣介電層、導電金屬層、阻障層，或保護塗層，所沉積材料的物理特性都與下方的矽晶圓有所不同。當這些材料彼此結合時，內部機械力便會自然產生。

應力本身並不罕見，也不代表一定存在問題。事實上，每一個能夠穩定運作的半導體製造製程，都會存在一定程度的殘留應力。製程的目標並非完全消除應力，而是了解應力如何形成、監控其在製造過程中的變化，並將其維持在可預期的操作窗口內。

當應力維持穩定且具備良好的重複性時，製造製程通常能夠產生一致的結果。然而，當應力開始出現非預期的變化時，往往也會成為製程逐漸偏離規格的最早期指標之一。

 

晶圓應力的來源

在半導體製造過程中，隨著薄膜沉積、材料加熱與冷卻，以及後續製程持續改變晶圓的機械狀態，晶圓應力會逐步形成。雖然這些應力來源通常會分開討論，但最終的應力分布往往反映多道製程操作共同作用的結果。

內在薄膜應力（Intrinsic Film Stress） – 在薄膜沉積過程中自然形成。

熱應力（Thermal Stress） – 源自薄膜與基板之間的熱膨脹係數不匹配。

製程誘發應力（Process-Induced Stress） – 在 CMP、離子佈植及封裝等製程中產生。

無論應力源自何處，這些應力機制最終都會影響晶圓幾何形狀，並決定晶圓在後續製程中受到機械作用時的反應。

 

拉伸應力與壓縮應力

無論晶圓應力是如何產生，其機械效應通常可分為拉伸應力或壓縮應力。這兩種應力狀態決定晶圓如何回應製造過程中產生的機械力，也提供了一套評估薄膜行為的共同框架。

拉伸應力（Tensile Stress） – 當沉積薄膜相對於基板具有收縮的趨勢時，便會產生拉伸應力，使晶圓表面受到拉伸作用。若拉伸應力過大，可能導致薄膜龜裂、剝離，並降低長期可靠度。

壓縮應力（Compressive Stress） – 當沉積薄膜相對於基板具有膨脹的趨勢時，便會產生壓縮應力，使薄膜對晶圓表面產生推擠作用。過高的壓縮應力可能增加晶圓翹曲（wafer bow）、促使薄膜發生屈曲，並為後續的晶圓搬運與封裝製程帶來挑戰。

拉伸應力與壓縮應力本身並沒有哪一種必然優於另一種。大多數半導體製造製程都會設計在受控的應力窗口內運作，使機械力維持在可預期且具備良好重複性的範圍。製程的目標並非消除應力，而是維持穩定的平衡，以保持晶圓幾何形狀，並確保製造效能的一致性。

 

 

從機械力到製造效能

雖然應力源自原子尺度，但其影響卻會延伸至整個製造流程。

晶圓曲率些微增加，就可能影響後續製程步驟中的微影對焦。應力分布的細微變化，也可能影響拋光均勻性、晶圓搬運、晶粒分割，以及先進封裝等製程。由於這些影響會在多個製造階段逐步累積，因此問題的根源可能與最終觀察到失效的時間點相隔數天，甚至數週。

因此，晶圓應力正逐漸被視為反映製程健康狀態的領先指標，而不再只是另一項品質量測項目。透過在生產過程中持續監控晶圓幾何形狀的變化，製造商可以在良率損失開始發生之前，掌握設備效能、製程配方穩定性，以及長期製程一致性等重要資訊。

 

晶圓翹曲、變形與曲率

晶圓應力所產生的機械效應，最常透過晶圓幾何形狀的變化呈現。隨著薄膜逐層沉積以及製造流程持續進行，內部應力會依其大小與分布狀況，使晶圓產生不同形式的變形。雖然 bow、warp 與 curvature 這些術語經常被交替使用，但它們分別描述晶圓變形的不同特性，也能為工程師提供製程穩定性與薄膜行為的重要資訊。了解這些差異，是正確解讀量測數據、辨識製程變異，以及最佳化半導體製造流程的關鍵。

現代全晶圓量測技術能夠在整片基板上擷取數千個量測數據點，建立完整的晶圓幾何形狀資訊。工程師不再只是依賴單一數值，而是可以觀察應力如何從晶圓中心分布至邊緣，進而發現可能反映設備漂移、熱不平衡或沉積不均勻性的細微特徵。

這種全面性的觀察方式，能讓製程工程師辨識原本可能被忽略的變化趨勢，並提供更完整的製程資訊，進一步支援製造流程的最佳化。

 

為什麼全晶圓量測很重要

過去，晶圓幾何特性通常只透過少數幾個位置的量測結果進行評估。雖然這些方法可以提供整體平坦度的相關資訊，但往往無法掌握局部區域的變化，而這些局部變異可能對後續製造流程產生重大影響。

現代全晶圓量測技術能夠在整片基板上擷取數千個數據點，建立完整的晶圓幾何形狀資訊。工程師不再只是依賴單一數值，而是可以觀察應力如何從晶圓中心分布至邊緣，進而發現可能反映設備漂移、熱不平衡或沉積不均勻性的細微特徵。

這種全面性的觀察方式，能讓製程工程師辨識原本可能被忽略的變化趨勢，並提供更完整的製程資訊，進一步支援製造流程的最佳化。

 

從量測到製程控制

取得準確的晶圓應力數據只是第一步。真正的價值，在於將這些量測結果轉化為可直接用於製程決策的資訊，進而支援製造流程的持續改善。

工程師不再只是單獨評估每一片晶圓，而是逐漸透過跨生產批次的應力量測趨勢分析，長期監控製程穩定性。應力分布的細微變化，可能在電性測試或最終檢驗發現缺陷之前很久，就反映出腔體污染、靶材磨耗、熱漂移、設備維護需求或材料變異等問題。

當晶圓應力量測結合統計製程管制（Statistical Process Control, SPC）技術後，便能成為反映製造狀態的重要指標。工程師可以建立應力基準分布、監控製程能力、驗證製程配方變更，並快速辨識需要進一步調查的偏差。這種主動式的管理方式有助於降低製程變異、提升良率，並縮短製造問題的診斷時間。

因此，目標已不再只是量測晶圓應力，而是將應力數據納入持續改善策略，支援穩定且具備良好重複性的半導體製造。

 

利用晶圓應力改善製造流程

量測晶圓應力只是第一步。真正的價值，在於將量測數據轉化為可直接用於製程決策的分析依據。透過在整個製造過程中持續監控晶圓應力，工程師可以在檢驗或電性測試發現缺陷之前，及早掌握製程穩定性、設備效能與材料行為的變化。

製造商不再只是單獨評估每一片晶圓，而是透過跨生產批次的應力量測趨勢，建立製程效能基準並監控長期一致性。應力分布的變化可以揭示腔體污染、熱漂移、材料變異或製程配方不穩定等問題，讓工程師能夠在良率或可靠度受到影響之前及時採取修正措施。

隨著半導體技術持續發展，控制機械行為的重要性已與控制電性效能不相上下。晶圓應力量測如今已成為現代製程控制的重要環節，協助製造商最佳化製程、提升重複性、增加良率，並支援製造流程的持續改善。

 

工程應用

監控製程穩定性 – 追蹤晶圓應力趨勢，以確認製程一致性並及早偵測製程漂移。

偵測設備漂移 – 在設備、腔體或熱特性變化影響良率之前，及早辨識相關異常。

最佳化薄膜沉積 – 比較不同製程配方，以改善薄膜應力與晶圓幾何形狀。

驗證製程變更 – 量測新材料、製程配方或設備維護活動所造成的影響。

支援統計製程管制（SPC） – 建立基準、監控趨勢，並及早採取修正措施。

提升製造良率 – 降低會影響良率與可靠度的應力相關變異。

加速製程開發 – 透過客觀數據縮短製程最佳化與驗證週期。

提升產品可靠度 – 維持一致的機械行為，以提升長期可靠度。

 

結論

晶圓應力是半導體製造中不可避免的一部分，但透過適當的分析與監控，它可以從單純的機械量測項目，轉變為反映製程健康狀態的重要指標。透過在製造過程中持續分析晶圓幾何特性，工程師可以更早偵測製程變異、最佳化製造條件、提升良率，並支援元件的長期可靠度。

隨著半導體技術持續演進，深入了解晶圓應力仍將是實現一致、穩定且高效率製造的重要基礎。